大約三百萬美金就這樣很快用掉了，一百萬美金的晶片測試機器，約一百萬美金的eda軟體，一百萬美金的晶片流片費用，

真是太燒錢了！！！

難道就不能節省一點？例如在eda軟體上…

對於購買晶片測試機器，晶片流片費用，可能有人表示理解，

但是，eda軟體為什麼就這麼貴?也要花費那麼多錢？只是在電腦執行一款軟體而已!很多人也許不理解吧！

因為eda軟體在電子電路設計是非常重要的，透過eda軟體在電腦進行電子電路設計，極大地縮短設計工期，提高效率，防止設計錯誤，

特別是晶片積體電路上，數千萬或者數億級電晶體電路上…，

對已經設計出電子電路，可以在電腦上進行模擬，提前預估電子電路的功能，進而可以修改，以達到電子電路設計時制定的目標，

…

另外，eda軟體已經被國外巨頭瓜分，synopsys、cadence、entor，基本佔據各大晶片設計公司和晶片製造工廠，形成了一種壟斷！

eda軟體分為三種工作模式：晶片設計模式，pcb電路板設計模式，模擬模式，

且這三種軟體模式基本上是獨立分開的，在價格上晶片設計是最貴的，模擬軟體次之，pcb板級軟體算便宜的，

在華夏國，pcb板級軟體安裝在每一臺電腦的價格最便宜的精簡版為1萬美金，最貴的商用版本為6萬美金，

而李飛只是在兩臺電腦上，安裝eda軟體商用版本，三種軟體工作模式，作為晶片設計公司是必須花錢購買，真是節省不了！！！

當然，eda軟體也是李飛的晶片產業計劃之一！

…

好在錢匯入對方公司後，就立即發貨eda軟體是序列號），這樣就能提前讓f晶片量產，提前變現。

不過，晶片製造就沒有那麼快發貨，

把晶片製造資料發給臺極電後，需要一番檢查，例如晶片製造材料和製造工藝上，以及晶片設計…，

大約三天後，臺極電郵件回覆，告知晶片的設計不符合臺極電主流工藝，原因是f晶片是類比電路，應該採用雙極tt電晶體工藝，數位電路一般用s工藝，<晶片的量產生產力，建議採用成熟的雙極tt電晶體工藝。<晶片採用s工藝，那麼，晶片的流片時間可能需要延後，

…

看著臺極電發過來的郵件，李飛呵呵一笑，

臺極電是在拖延時間，製造工藝只不過這是拖延時間的理由而已，

因為臺極電的客戶太多了，優先滿足製造國際晶片設計巨頭，例如高通，飛思卡爾，ti，索尼等國際晶片設計巨頭，

對於剛剛建立的大深市晶片產業公司，在臺極電眼裡幾乎是不能再小的晶片設計公司，在晶片製造產能上，絕對延後再延後，

甚至是晶片正在生產過程中，一旦晶片設計巨頭下了生產訂單，就馬上下線，優先供應制造晶片設計巨頭公司。<os工藝已經非常成熟了，<os工藝已經出現，只不過早期的os器件效能也較差，但由於os器件的功耗極低，整合度也高，用以製造數字si和vsi積體電路可很好地解決最迫切的功耗問題，

於是，在數字si和vsi積體電路的製造中首先得到廣泛應用，並得到快速發展，特別是自20世紀80年代以來，更成為cpu、ra、ro等vsi的主導製造工藝，在電腦晶片工藝應用上十分廣泛。<os工藝具有電流小，抗干擾能力強，整合度高等一系列的優點，<os工藝研究設計…，<os工藝製造f晶片，可以說在f晶片市場上是非常先進的晶片工藝技術了！<晶片使用雙極tt電晶體工藝，在市場上沒有優勢了！最重要的是f晶片後續應用於汽車和手機，可能就沒有技術優勢了，因為汽車和手機的電磁干擾非常大，

於是，李飛親自打電話給臺極電專業負責客服工程電話，客氣地說道：“你好，我是大深市晶片產業的工程師李飛，關於貴司的郵件告知我司的晶片流片還需要延遲，到底是什麼原因？”<晶片工藝要求是s，可是目前f晶片主流可是雙極tt，”

<s…，”

沒等李飛把話說完，對方打斷了，並輕蔑地說：“你們內地人不懂，晶片是高科技產品，和你說不清，簡單地說，你的f晶片採用os工藝，是比較複雜，在晶片製造上工序比較多，所以，晶片流片時間需要延緩…”

這章沒有結束，請點選下一頁繼續閱讀！

李飛樂呵一笑，在本人面前談論晶片製造工藝，你還嫩了一點，重生前，本人在英特爾是副總裁，負責英特爾的晶片設計和晶片製造，

...

同時，李飛從內心上，認為不必和這人一般見識，不必再繼續說下去…，<晶片早點量產，早點讓f晶片進入市場變現，李飛不得不展示晶片研發實力，給一點顏色看看，讓對方知道什麼是研發技術大神。但沒有必要再客氣了，就命令道：“你不要打斷我說話！如我說得沒有錯的話，os工藝流程大概是這樣的：<os和pos電晶體。注：os工藝是在pos和nos工藝基礎上發展起來的）

再使用溼氧化方法，在矽片上生長設定厚度如約0.6微米）的二氧化矽層，作為製造p型區的掩蔽層。隨後光刻p型區。<os電晶體的p阱區和pos電晶體的源、漏區後，使用氮化硼片作摻雜源進行硼預澱積。<os電晶體的p阱，在推進擴散的同時，也進行幹氧化，接著進行溼氧化預定時間如20分鐘），該二氧化矽層作為光刻n型區的掩蔽層。<os電晶體的源、漏區；

在磷擴散以後，進行溼氧化預定時間如20分鐘），該二氧化矽層用以製造nos和pos柵氧化區的的掩蔽層；<os和pos電晶體的柵區，然後使用幹氧化方法，生成設定厚度的柵二氧化矽層如500奈米制程），”

喜歡晶片產業帝國請大家收藏：()晶片產業帝國書更新速度全網最快。